Classical Miller

一句话定位

经典两级运放:增益拆成两级相乘( $A_{0} = A_{1} A_{2}$ ),用 CC 电容跨接两级高阻节点做 pole splitting。单级增益不够、又要大摆幅和负载驱动时的默认起点,代价是补偿设计与 RHP 零点。

何时选它 / 何时放弃

✅ 要 60–80 dB DC 增益 + 接近轨的输出摆幅 + 中等 $C_{L}$ (几 pF 量级),它是性价比最高的起点
✅ 单级 cascode(Telescopic / Folded)因 headroom、增益或驱动能力不够时升级过来
❌ GBW 要数百 MHz 以上 → 补偿电容卡速度,先想 02-Ahuja Compensation / 03-Class-AB Output
❌ 极低功耗 → CC 面积与两级偏置电流不便宜,单级结构更省
❌ 30–50 dB 就够 → 别上两级,简单结构更稳(见 01-Simple OTA)

电路结构

图 A020005:NMOS 输入差分第一级 + 共源第二级,Rz+CC 串联的经典 nulling-resistor Miller 补偿(ADT 原始图,识别见 ADT SVG 图索引)。

信号路径一句话:输入差分对 M1/M2 → 电流镜 M3/M4 把差分电流转单端,在第一级输出节点(高阻)得到 $A_{1} = g_{m 1} (r_{o 1} ∥ r_{o 3})$ → 第二级共源管 M6(负载 M7)再放大 $A_{2} = g_{m 6} (r_{o 6} ∥ r_{o 7})$ → 输出。CC 从输出跨到第一级高阻节点,中间串 Rz 消零。结构上有两个高阻节点(第一级输出、运放输出),稳定性从"天生"变成"设计出来"的——这是两级与单级最本质的区别。

变体速览

变体	图号	一句话区别
PMOS 输入	`A020006`	输入对与负载极性互换,ICMR 移到上半段,其余设计与 `A020005` 相同
Telescopic 第一级	`A020007`/`A020008`	第一级换 cascode,增益压力分给第一级,高阻节点更多、补偿要求更高
Folded 第一级	`A020009`/`A020010`	Folded 第一级,ICMR 更宽,补偿设计更复杂
current-mirror OTA 第一级	`A020011`/`A020012`	第一级增益高一档;注意与单级 current-mirror OTA(01-Simple OTA)区分
全差分 two-stage	`A020027`/`A020028`/`A020029`	左右各一套 `Rz+CC`(`A020029` 由 `Vcmfb` 控制输出上拉支路),详见 03-Fully Differential 与 CMFB

核心设计公式(设计时直接查)

记号约定: $g_{m 1}$ 第一级输入管跨导, $g_{m 6}$ 第二级驱动管跨导; $I_{T 1}$ 第一级尾电流; $C_{L}$ 输出端总电容(含负载), $C_{C}$ 补偿电容; $r_{o 1} ∥ r_{o 3}$ 第一级输出节点阻抗, $r_{o 6} ∥ r_{o 7}$ 第二级输出节点阻抗。

指标	公式	说明
DC 增益	$A_{0} = g_{m 1} (r_{o 1} \| r_{o 3}) \cdot g_{m 6} (r_{o 6} \| r_{o 7}) = A_{1} A_{2}$	两级相乘:第一级 ≈ 40–50 dB、第二级 ≈ 20–30 dB,合计 60–80 dB,不用 cascode 也够
GBW	$G B W = \frac{g_{m 1}}{2 π C_{C}}$	除以的是 $C_{C}$ 不是 $C_{L}$ ——与单级 OTA 正好相反,这是两级最容易被坑的地方;GBW 只由第一级 $g_{m}$ 决定
第二非主极点	$ω_{p 2} = \frac{g_{m 6}}{C_{L}}$	输出节点极点;补偿后被 pole splitting 推高,成为限制相位裕度的关键
PM≈60° 经验	$ω_{p 2} \geq 2.2 \times G B W$ (弧度制 $ω_{p 2} \geq 2.2 ω_{u}$ )	系数 2.2 已计入 RHP 零点吃掉的相位;不满足 PM 就掉
CC 取值	$C_{C} \approx 2.2 \frac{g_{m 1}}{g_{m 6}} C_{L}$	由上式推出;典型 $g_{m 6} / g_{m 1} \approx 3 – 7$ 时,经典取值落在 $C_{C} \approx C_{L} / 3 \sim C_{L}$ 量级
RHP 零点(无 Rz)	$z = \frac{g_{m 6}}{C_{C}}$	位于 RHP:幅频几乎无感,却贡献额外相位滞后——Miller 前馈的隐藏代价
RHP 零点(有 Rz)	$z = \frac{1}{C_{C} (1 / g_{m 6} - R_{z})}$	Rz 把零点从 $g_{m 6} / C_{C}$ 推走,位置随 $R_{z}$ 连续变化
Rz 消零条件	$R_{z} \approx \frac{1}{g_{m 6}}$	零点推到无穷远;Rz 略大于 $1 / g_{m 6}$ 时零点移入 LHP,相位从"亏"变"赚",可顺手补非主极点的相位
转换速率	$S R = \frac{I_{T 1}}{C_{C}}$	大信号时尾电流全部灌入 CC,输出跟着 CC 上的电荷走;SR 被补偿电容卡住,这是 two-stage 的经典痛点
第二级噪声折算输入	量级 $\times {(\frac{g_{m 6}}{g_{m 1}})}^{2}$	第二级噪声按 $1 / A_{1}^{2}$ 折算回输入; $g_{m 6}$ 越大贡献越大——"加大第二级换 PM"是有噪声代价的
第一级镜像节点极点	$ω_{m i r} \approx \frac{g_{m 3}}{C_{m i r}}$	第一级内部镜像节点;GBW 高时可能贴近 $ω_{u}$ 吃 PM,同 01-Simple OTA 的坑

设计流程:从规格到 W/L

定 CC(由 PM 需求与 $C_{L}$ ):先按经典起点 $C_{C} \approx C_{L} / 3$ 定,仿真中再按 PM 扫定;同时检查 $C_{C} ≫ C_{g s 6}$ (见注意事项)。
定 $g_{m 1}$ : $g_{m 1} = 2 π G B W C_{C}$ 。GBW 是硬约束,这一步没有商量余地。
定 $g_{m 6}$ :由 $ω_{p 2} = g_{m 6} / C_{L} \geq 2.2 \times G B W$ 得 $g_{m 6} \geq 2.2 \cdot 2 π G B W \cdot C_{L}$ ; $g_{m 6}$ 同时定下 $R_{z} = 1 / g_{m 6}$ 。
第一级尾电流由 SR 定: $I_{T 1} \geq S R \cdot C_{C}$ 。大信号约束先行,它与 GBW 是两条独立约束。
gm/ID 定尺寸:输入管 $g_{m} / I_{D} = g_{m 1} / (I_{T 1} / 2)$ 、第二级管 $g_{m} / I_{D} = g_{m 6} / I_{D 6}$ ,查 gm/ID 曲线得 W/L(见 gmid方法)。
第二级摆幅与偏置:输出摆幅 ≈ $V_{D D} - | V_{o v 6} | - V_{o v 7}$ (NMOS 驱动 + PMOS 负载);M6 与 M7 电流的匹配决定输出共模点,给系统失调留余量。
仿真闭环:AC/STB 看 GBW/PM(重点: $ω_{p 2}$ 与零点位置)、扫描 Rz 找 PM 峰、transient 看 slew/settling、PVT corner 全扫(见 AC仿真和STB仿真)。

设计速算示例

规格:GBW = 50 MHz、 $C_{L}$ = 2 pF、SR = 40 V/µs、PM ≈ 60°、VDD = 1.8 V

定 CC:取 $C_{C} = C_{L} / 3 \approx 0.7 p F$ (仿真再扫)
$g_{m 1} = 2 π \times 50 M \times 0.7 p \approx 0.22 m S$
$g_{m 6} \geq 2.2 \times 2 π \times 50 M \times 2 p \approx 1.38 m S$ ,取 1.5 mS; $R_{z} = 1 / g_{m 6} \approx 670 Ω$
$I_{T 1} \geq 40 V / μ s \times 0.7 p = 28 μ A$
输入管反型区被 GBW 与 SR 钉死: $g_{m} / I_{D} \approx 4 π \cdot G B W / S R = 4 π \times 50 M / 40 M \approx 15.7$ (无余量时);若取 $I_{T 1} = 40 μ A$ 则降到 ≈ 11。算出来不合理 → 回头改 CC 或 SR 指标,而不是硬凑 W/L
第二级取 $I_{D 6} = 150 μ A$ : $g_{m 6} / I_{D 6} = 10$ ;设 $V_{o v 6} \approx V_{o v 7} \approx 0.15 V$ → 摆幅 ≈ 1.8−0.3 = 1.5 V
仿真:扫 Rz 470→870 Ω 看 PM 峰,再 PVT 确认 Rz 余量

注意事项 / 常见坑

Rz 的 PVT 敏感性: $R_{z} = 1 / g_{m 6}$ 只在某个工艺角成立—— $g_{m 6}$ 随温度/工艺漂移 30% 以上很常见,Rz(电阻或 MOS 三极管)也在漂,两者失配时残余 RHP 零点回来吃 PM。对策:① 用偏置可调的三极管区 NMOS 做 Rz,仿真中扫偏置;② Rz 故意取略大于 $1 / g_{m 6}$ ,让零点常态落在 LHP,PVT 扫完仍不进入 RHP。
CC 必须远大于 $C_{g s 6}$ :CC 与 M6 栅电容在节点 A 并联;CC 与 $C_{g s 6}$ 同量级时 Miller 效果被稀释、零点位置偏离,PM 不可控。经验上 $C_{C} ≳ 5 – 10 \times C_{g s 6}$ ——这反过来约束 M6 不能无脑做太大。
第二级输出共模与系统失调:第二级是"NMOS 驱动 + PMOS 电流源"的非对称结构,输出静态点由 M6 与 M7 电流匹配决定;电流复制误差直接变成系统失调与摆幅不对称,且随 VDD 漂——输出共模对电源的敏感度比第一级高。
第一级镜像失配照旧:M3/M4 失配 → 输入失调与 CMRR,与 Simple OTA 完全相同;大尺寸 + 对称 layout,别因为是两级就放松。
镜像节点是隐藏极点:第一级镜像节点、cascode 内部节点都可能贴近 GBW 吃相位;别只看 DC gain 和 GBW 两个数字就收工,settling 必须 transient 验证。
SR 被 CC 卡死: $I_{T 1} = S R \cdot C_{C}$ ,CC 取大 SR 就要大尾电流;高 SR + 高 GBW + 大 $C_{L}$ 同时要时,经典 Miller 功耗爆炸,直接考虑 03-Class-AB Output。
GBW 除以 CC 不是 CL:照抄单级公式把 $C_{L}$ 代进去,GBW 会偏高一个 $C_{L} / C_{C}$ 因子,仿真对不上再回来查浪费时间。

优点 / 缺点

优点	缺点
DC 增益高:两级相乘 60–80 dB,cascode 都不用	补偿是核心问题:RHP 零点 + 两个高阻节点,调参成本高
输出摆幅接近轨:共源第二级没有 cascode headroom 开销	SR 被 CC 卡住: $S R = I_{T 1} / C_{C}$ ,大信号速度的经典痛点
负载驱动强:可直接接大 $C_{L}$ 或再接 Class-AB 输出级	Rz 的 PVT 敏感:消零条件不恒成立,要留余量
规格→参数路径清晰: $g_{m 1} = 2 π G B W C_{C}$ 、 $I_{T 1} = S R \cdot C_{C}$	CC 面积:与 $C_{L}$ 同量级,片上电容不便宜
扩展性最好:第一级可换 cascode/folded、可全差分、可加 Class-AB	速度不如单级:同样功耗下 GBW 上限低于 Telescopic
噪声、失调可解析估算,设计可预测	settling 复杂:零极点一多,必须 transient 验证

与邻近结构对比

对比项	单级 Telescopic	Classical Miller(两级)
DC 增益	高(靠 cascode 堆 $r_{o}$ )	高(靠两级 $g_{m}$ 相乘)
GBW/功耗	最高	中
输出摆幅	差(cascode 堆叠)	接近轨
负载驱动	弱	强
稳定性	单主极点,几乎天然稳定	补偿决定成败(RHP 零点)
SR	高	受 $I_{T 1} / C_{C}$ 限制
低 VDD 适应性	差	好
噪声	通常更优	第二级额外贡献( $\times (g_{m 6} / g_{m 1})^{2}$ )

一句话:增益不够两条路——单级堆 $R_{o u t}$ (→ 02-Telescopic Cascode / 03-Folded Cascode)或两级乘 $A_{1} A_{2}$ (本笔记);摆幅与驱动优先 → 两级,速度优先 → 单级。