Simple OTA(五管 OTA)

一句话定位

差分对 + 电流镜负载的单级 OTA(经典 5T 结构):输入跨导 × 输出电阻,一级换 30–50 dB 增益。内部高阻节点只有一个,几乎天然稳定——它是所有其他拓扑的"母结构"。

何时选它 / 何时放弃

✅ 增益要求 ~30–50 dB、 $C_{L}$ 小、速度与功耗优先(SC 积分器、高速缓冲、两级运放的输入级)
❌ DC 增益 > 60 dB → 换 02-Telescopic Cascode / 03-Folded Cascode / 01-Classical Miller
❌ 低 VDD 且 ICMR 宽、摆幅大 → 本结构 ICMR 下界 ≈ $V_{t h} + 2 V_{o v}$ ,先天受限
❌ 大 $C_{L}$ 高 SR → 尾电流需求爆炸,先想 03-Class-AB

电路结构

五管 OTA 由两个"零件"长出来:先看懂最基本的增益单元(A010001/A010002 及其互补版),再看 A010003 主结构,最后逐个过变体——PMOS 输入版、全差分版、电容反馈闭环版、current-mirror OTA 版。图库中本家族的每一张图下面都有对应小节。

A010001 — 共源级 + 电阻负载

图 A010001:NMOS 共源级 + 电阻负载 $R_{1}$ (ADT 原始图,识别见 ADT SVG 图索引)。

A_{v} = - g_{m} (R_{1} ∥ r_{o})

"电压 → 电流 → 电阻上变回电压",最直白的放大。缺点:电阻占面积、阻值受工艺温度影响。它存在的意义是理解后面每一步"替换"。

A010002 — 共源级 + 电流源有源负载

图 A010002:NMOS 共源级 + PMOS 电流源有源负载(ADT 原始图,识别见 ADT SVG 图索引)。

A_{v} = - g_{m 1} (r_{o 1} ∥ r_{o 2})

把电阻换成电流源,负载阻抗从 $R_{1}$ 提到 $r_{o}$ ,增益与面积都更划算。五管 OTA 的负载管就是它。

A010005 / A010008 — 互补极性增益单元

图 A010005:PMOS 共源级 + NMOS 电流源有源负载,是 A010002 的互补极性版本(ADT 原始图,识别见 ADT SVG 图索引)。

图 A010008:PMOS 共源级 + 电阻下拉负载,是 A010001 的互补极性版本。

极性互换、增益公式同型;需要反相输出或对称摆幅时用。PMOS 输入管的 1/f 噪声通常更小,这是后面选输入极性的伏笔。

A010021 / A010022 / A010023 — 二极管连接 / 比率式负载增益单元

图 A010021:PMOS 共源输入级 + 二极管连接/比率式 NMOS 负载(M2 栅与低电位端相连)。注意:它不是标准互补 inverter(视觉识别结论,见 ADT SVG 图索引提示)。

二极管负载阻抗 ≈ $1 / g_{m 2}$ ,增益 ≈ $g_{m 1} / g_{m 2}$ ——单管量级、增益低,但结构简单、无额外偏置端,常用于低压增益单元和"数字反相器的模拟化"。

图 A010022:NMOS 共源级 + 二极管连接 PMOS 上拉负载(输出节点同时接到负载管栅极)。

图 A010023:PMOS 共源级 + 二极管连接 NMOS 下拉负载,是 A010022 的互补版本。

这两张与 A010021 同族:输出阻抗 1/gm 量级,增益低、带宽大、无偏置端,是速度优先的低增益单元。

A010003 — NMOS 输入五管 OTA(基础版)

图 A010003:NMOS 输入差分对 M1/M2、PMOS 电流镜负载 M3/M4、NMOS 尾电流源 M5(ADT 原始图,识别见 ADT SVG 图索引)。

信号路径一句话:输入差分电压 → 差分电流 → 电流镜把一侧电流折到输出端,完成"双端转单端" → 在 $R_{o u t} = r_{o 1} ∥ r_{o 4}$ 上变回电压。电流镜是精髓:输出端看到的是差动电流,且只有一个高阻节点。

A_{0} = g_{m 1} (r_{o 1} ∥ r_{o 4})

A010009 — PMOS 输入五管 OTA(互补版)

图 A010009:PMOS 输入差分对 + NMOS 电流镜负载,单端输出,与 A010003 完全互补(ADT 原始图,识别见 ADT SVG 图索引)。

结构对偶:输入对变 PMOS、镜像负载变 NMOS、尾电流源移到上端。最实质的差别是 ICMR 整个移到上半段:

V_{c m, m i n} \approx V_{o v 3} (镜像管,可接近地), V_{c m, m a x} \approx V_{D D} - | V_{o v 5} | - | V_{t h 1} | (尾管限制)

选择要点:

输入共模偏下半段/近地 → 用 PMOS 输入版:NMOS 输入版的下界 ≈ $V_{t h} + 2 V_{o v}$ 会挡路(这正是低压设计的第一道坎);
对 1/f 噪声敏感 → 用 PMOS 输入版:PMOS 输入对的 1/f 通常比 NMOS 小一个量级;
代价:NMOS 镜像负载的 1/f 以 $(g_{m 3} / g_{m 1})^{2}$ 折算进输入,负载管尺寸不能省。

增益、GBW、SR 公式与 A010003 同型(A0/GBW/SR 与输入极性无关)。

A010014 / A010015 — 全差分输出版

图 A010014:NMOS 输入全差分 Simple OTA,PMOS 电流源作两侧有源负载,直接得到 Vout- / Vout+(ADT 原始图,识别见 ADT SVG 图索引)。

去掉电流镜、两侧用电流源负载:没有"转单端"这一步,两侧输出独立。换来的是:差分摆幅 ×2(同噪声下 SNR +6 dB)、偶次谐波与共模噪声被差分抑制。代价是输出共模没有固定值,必须配 CMFB 环路(见 03-Fully Differential 与 CMFB)——第二条反馈环路,有自己的带宽与稳定性问题。

每侧增益仍为 $g_{m 1} (r_{o 1} ∥ r_{o 3})$ ,输入参考噪声由输入管与两侧负载管共同贡献。A010015 是 PMOS 输入互补版。

A010018 / A010019 — 电容反馈闭环版

图 A010018:NMOS 输入全差分 Simple OTA 的电容反馈闭环形态——Cs 串在输入端,CF 从输出反馈到输入管栅端(ADT 原始图,识别见 ADT SVG 图索引)。

这就是 SC 积分器/放大器的完整电路:OTA 核心 + 电容反馈网络,闭环增益 ≈ $- C_{s} / C_{F}$ 。它不是新拓扑,是"OTA 核心 + 反馈网络"的应用形态(索引识别说明:A010018/A010019 应理解为对应 OTA 核心的闭环示例);A010019 为 PMOS 输入互补版。

设计注意:开关时序与电荷注入、kTC 噪声( $k T / C_{s}$ 决定噪声-面积权衡)、采样电容与运放 GBW 的匹配(需 $G B W ≫ f_{s}$ )。

A020001 / A020002 — current-mirror / symmetrical OTA

图 A020001:NMOS 输入 current-mirror / symmetrical OTA——输入差分电流经上下两级电流镜转成单端 Vout(ADT 原始图,识别见 ADT SVG 图索引)。

与 A010003 同属单级家族,但单端转换不再靠一对镜像管:上下两级电流镜都参与电流搬移,等效跨导更大,GBW 相应提升,输出电阻仍是单级量级。它常被误认作 two-stage Miller——不是:没有独立第二级增益级(索引中的明确提示)。A020002 为 PMOS 输入互补版。

这个"把闲置电流也利用起来"的思路,就是 04-Recycling Folded Cascode 的雏形。

核心设计公式(设计时直接查)

以下公式以 A010003(NMOS 输入)为准;PMOS 输入版公式完全同型,仅 ICMR 上下界互换。

记号约定: $I_{T}$ 尾电流,每支路 $I_{D} = I_{T} / 2$ ;输入管 $g_{m 1}$ ,负载镜管 $g_{m 3}$ ; $C_{L}$ 为输出端总电容(含负载)。

指标	公式	说明
DC 增益	$A_{0} = g_{m 1} (r_{o 1} \| r_{o 4})$	电流镜只做单端转换不倍增;增益 = 输入管 gm × 两管 ro 并联,典型 30–50 dB,短沟道更低
GBW	$G B W = \frac{g_{m 1}}{2 π C_{L}}$	单主极点近似;GBW 由 $g_{m}$ 决定、与 $r_{o}$ 无关
转换速率	$S R = \frac{I_{T}}{C_{L}}$	大信号时尾电流全部灌入一侧并经镜像输出;SR 与 GBW 是两条独立约束
输出摆幅	$V_{out,max}=V_{DD}-	V_
输入共模范围	$V_{c m, m i n} = V_{t h 1} + V_{o v 1} + V_{o v 5}$ ; $V_{cm,max}=V_{DD}-	V_
输入热噪声	$\overset{―}{v_{n, i n}^{2}} = 2 \cdot 4 k T \cdot \frac{2}{3} (\frac{1}{g_{m 1}} + \frac{g_{m 3}}{g_{m 1}^{2}}) Δ f$	第一项输入管、第二项镜像负载折算;负载管 $g_{m}$ 大 → 噪声大
失调(随机)	$σ^{2} (V_{O S}) \approx \frac{2 A_{V t}^{2}}{W_{1} L_{1}} + {(\frac{g_{m 3}}{g_{m 1}})}^{2} \frac{2 A_{V t}^{2}}{W_{3} L_{3}}$	输入对面积是大头;负载失配乘 $(g_{m 3} / g_{m 1})^{2}$ ;另有 β 失配项 ≈ $\frac{V_{o v}^{2}}{4} \cdot \frac{A_{β}^{2}}{W L}$
镜像节点极点	$ω_{m i r} \approx \frac{g_{m 3}}{C_{g s 3} + C_{g s 4} + C_{g d 1} + C_{g d 3}}$	唯一内部次极点,通常应 > GBW; $g_{m 3}$ 过大时吃相位裕度
1/f 噪声	$S_{v, 1 / f} \approx \frac{2 K_{f}}{W_{1} L_{1} C_{o x} f}$	输入管面积直接决定;PMOS 输入对的 1/f 通常更小

设计流程:从规格到 W/L

SR 定尾电流: $I_{T} \geq S R \cdot C_{L}$ 。大信号约束先行,实际设计中它往往比 GBW 更狠。
GBW 定 $g_{m 1}$ : $g_{m 1} = 2 π G B W C_{L}$ 。
gm/ID 定反型区与电流: $I_{D} = g_{m 1} / (g_{m} / I_{D})$ 。取 $g_{m} / I_{D} \approx 10$ –20(中反型)平衡速度与功耗;见 gmid方法。
W/L 与面积:由 $I_{D}$ 、 $g_{m}$ 查 gm/ID 曲线得 W/L。噪声/失配不够 → 放大输入对面积(电流不变,弱反型区 $g_{m}$ 不变而噪声↓、失配↓)。
摆幅与 ICMR 验算:核对 $V_{o v}$ 分配(尾管/输入管/负载管);输入共模范围与目标不符 → 换输入极性(见 A010009 节)或换结构。
仿真闭环:AC/STB 看增益与 PM(重点看镜像极点位置)、ICMR 扫描、噪声、失调 Monte Carlo;方法见 AC仿真和STB仿真。

设计速算示例

规格:GBW = 100 MHz、 $C_{L}$ = 1 pF、SR = 60 V/µs、VDD = 1.8 V

$I_{T} \geq 60 μ A$ ,取 $I_{T} = 84 μ A$ (每支路 42 µA,SR 余量 40%)
$g_{m 1} = 2 π \times 100 M \times 1 p \approx 0.63 m S$
$g_{m} / I_{D} = 0.63 m / 42 μ \approx 15$ → 中反型,合理;若取 10 → $I_{D} = 63 μ A$ 、SR=126 V/µs,拿功耗换速度
设 $V_{o v} \approx 0.1 V$ 、 $V_{t h} \approx 0.55 V$ :摆幅 ≈ $1.8 - 0.55 - 0.3 \approx 0.95 V$ ; $V_{c m, m i n} \approx 0.75 V$ ——若输入共模下界要低于 0.7 V,改用 PMOS 输入版(A010009)

注意事项 / 常见坑

镜像节点是隐藏极点:GBW 高、 $C_{L}$ 小、负载管 $g_{m}$ 大时 $ω_{m i r}$ 会贴近 GBW 吃相位裕度;必要时给输出加显式 $C_{L}$ ,或换 cascode 镜像(见 01-Current Mirror)。
镜像失配直接进失调与 CMRR:M3/M4 取大尺寸、对称 layout。
系统失调:尾电流与镜像电流的复制误差决定输出共模点,跨 PVT 会漂;必要时加输出共模反馈或自偏置。
SR 被尾电流卡死:大 $C_{L}$ 高 SR 场景先按 $I_{T} = S R \cdot C_{L}$ 算电流,别等仿真完才发现功耗爆炸;不行就上 Class-AB 输出。
输入极性决定 ICMR 位置:NMOS 输入版下界 ≈ $V_{t h} + 2 V_{o v}$ 、PMOS 输入版上界 ≈ $V_{D D} - | V_{t h} | - 2 | V_{o v} |$ ——共模范围放不下时先换极性,而不是硬调尺寸。
短沟道 $r_{o}$ 崩:增益不够不是 $g_{m}$ 的错,是 $g_{m} r_{o}$ 的错;先加 $L$ ,再上 cascode。
噪声:要降噪 → 提高 $g_{m 1}$ (面积/电流)并压低 $g_{m 3} / g_{m 1}$ 比值;不是盲目加负载电流。

优点 / 缺点

优点	缺点
结构极简、layout 小、匹配好	DC 增益低(30–50 dB,短沟道更低)
内部高阻节点仅一个,几乎天然稳定	ICMR 窄(≈ $V_{t h} + 2 V_{o v}$ 起步,单极性输入)
GBW/功耗效率高,电流效率好	输出摆幅 ≈ $V_{D D} - V_{t h} - 3 V_{o v}$ ,被堆叠吃掉
高速:GBW 直接由 $g_{m} / C_{L}$ 决定	驱动能力弱,大 $C_{L}$ 时电流需求爆炸

与邻近结构对比

对比项	Simple OTA	Telescopic	Folded
DC 增益	30–50 dB	$g_{m} r_{o}^{2}$ 量级(高)	$g_{m} r_{o}^{2}$ 量级(高)
GBW/功耗	高	最高	中
输出摆幅	≈ $V_{D D} - V_{t h} - 3 V_{o v}$	差(再减 ~2 $V_{o v}$ )	中
ICMR	窄(可换极性)	窄	宽
复杂度	最低	低	中高

一句话:增益不够时两条路——堆 $R_{o u t}$ (→ 02-Telescopic Cascode)或加增益级(→ 01-Classical Miller);摆幅/ICMR 受限时走 03-Folded Cascode。

Simple OTA(五管 OTA)

电路结构

A010001 — 共源级 + 电阻负载

A010002 — 共源级 + 电流源有源负载

A010005 / A010008 — 互补极性增益单元

A010021 / A010022 / A010023 — 二极管连接 / 比率式负载增益单元

A010003 — NMOS 输入五管 OTA(基础版)

A010009 — PMOS 输入五管 OTA(互补版)

A010014 / A010015 — 全差分输出版

A010018 / A010019 — 电容反馈闭环版

A020001 / A020002 — current-mirror / symmetrical OTA

核心设计公式(设计时直接查)

设计流程:从规格到 W/L

注意事项 / 常见坑

优点 / 缺点

与邻近结构对比

相关笔记