Galac Docs
Search
Ctrl
+
K
Galac Docs
Search
Ctrl
+
K
Linux
课题组服务器配置
260126-堡垒机配置记录
EDA软件与环境变量更新与同步
无网络更新Docker容器
更换XFCE与XRDP
服务器用户内存限制
服务器用户磁盘清理
芯心相映课题组服务器资源使用说明
迁移用户Home路径
小笔记
Base64编码复制文件
C++与Python交互
Google浏览器网络小工具
Linux Shell美化提示符
Markdown甘特图
Markdown转Latex环境配置
Nginx同一端口HTTP跳转HTTPS的实现方法
Python画图技巧
ssh密钥文件权限修正
Windows IPv6设置
Windows Server安装Windows Terminal
Windows Terminal美化
Windows删除快捷方式小箭头
WinServer安装网卡驱动
Word手写字体效果
删除AMD Software桌面右键菜单项（注册表）
同步中心的脱机文件存储位置调整
清理Windows图标缓存
青龙面板一键搭建指南
文档
SSH教程
0. SSH教程
1. SSH基本知识
2. SSH客户端
3. SSH密钥登陆
4. SSH服务器
5. SSH端口转发
6. SSH证书登录
7. scp命令
8. rsync命令
9. sftp命令
10. SSH日志
11. Fail2Ban教程
HomePage
模拟电路设计
Analog 理论
稳定性
s平面几何直觉
零极点
频率补偿
gmid方法
MOS器件特性
MOS小信号模型
Cadence
Calculator技巧
calcVal向导
Virtuoso ADE Parameter
Virtuoso Migration操作说明
Virtuoso个性化
Virtuoso中使用leafValue提取Sweep结果
Virtuoso快捷键
Virtuoso电路原理图隐藏警告
Virtuoso自定义Library Manager
Virtuoso计算器中调用当前仿真温度
配置.simrc来保存dspf后仿节点
Op-Amp&OTA
01-Single Stage
01-Simple OTA
02-Telescopic Cascode
03-Folded Cascode
04-Recycling Folded Cascode
05-Gain-Boosted Cascode
02-Two Stage
01-Classical Miller
02-Ahuja Compensation
03-Class-AB Output
03-Multi Stage
01-Nested Miller
02-Feedforward Multipath
04-Input Output Extension
01-Rail-to-Rail Input
02-Rail-to-Rail Output
03-Class-AB
05-Special Purpose
01-Low Voltage
02-Ultra-low Power
03-Chopper
04-Inverter-Based
05-Dynamic Ring Amplifier
06-Common Building Blocks
01-Current Mirror
02-Bias Reference
03-Fully Differential 与 CMFB
00-架构
99-ADT SVG 图索引
Skill
Skill文件读写
Skill笔记文档
转工艺笔记
VerilogA
00 - VerilogA MOC
01 - VerilogA 语言概述
02 - VerilogA 语法基础
03 - VerilogA 数据类型与变量
04 - VerilogA 运算符
05 - VerilogA 模块定义与实例化
06 - VerilogA 模拟事件
07 - VerilogA 模拟算子
08 - VerilogA 数学函数
09 - VerilogA 仿真器函数
10 - 常用函数
11 - VerilogA 自定义函数与编译器指令
12 - VerilogA 混合信号仿真
13 - VerilogA 建模与系统设计
14 - VerilogA 调试与收敛
15 - VerilogA 常用器件模型
16 - VerilogA Cadence 工具与库
仿真方法
ADC DAC 频谱仿真（PSD）
Crystal负阻仿真
EMX电感抽取
Monte Carlo仿真（TSMC PDK model section）
SP仿真
VCO与Crystal起振仿真设置
电感感值与Q值仿真测试
课程笔记
数字集成电路
数字集成电路设计
计算机组成原理
计算机组成原理
Enter your search text in the box above
Select a result to preview
Virtuoso电路原理图隐藏警告
简介
原理图隐藏警告
点击原理图，按G（
Shift+g
），调出对话框，隐藏需要隐藏的警告即可